

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 08116212
PUBLICATION DATE : 07-05-96


APPLICATION DATE : 19-10-94
APPLICATION NUMBER : 06253283

APPLICANT : FUJITSU LTD;

INVENTOR : ICHIKAWA KENJI;

INT.CL. : H03B 5/08 H03B 5/12

TITLE : VOLTAGE CONTROLLED
OSCILLATOR CIRCUIT



ABSTRACT : PURPOSE: To change an oscillated frequency over a wide range while keeping the C/N of an oscillation output to be excellent in the voltage controlled oscillator circuit in which the oscillating frequency range is made wide.

CONSTITUTION: The voltage controlled oscillator circuit is provided with an LC tuning circuit 1 including varactor elements 6, 8 and whose oscillating frequency is controlled by changing the capacitance of the varactor elements 6, 8, and the inductance part 2 of the LC tuning circuit 1 is made up of plural inductors 5. The inductance is switched in multi-stages by changing the combinations of the inductors 5 and the circuit 1 is provided with a band control section 4 to add a capacitance to a capacitance part 3 of the LC tuning circuit 1 and the capacitance of the capacitance part 2 is increased/decreased by the band control section 4 to switch the band of the oscillated frequency.

COPYRIGHT: (C)1996,JPO

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平8-116212

(43)公開日 平成8年(1996)5月7日

(51)Int.Cl.⁶

H 0 3 B 5/08
5/12

識別記号

庁内整理番号

A 8321-5 J
G 8321-5 J

F 1

技術表示箇所

審査請求 未請求 請求項の数 3 O L (全 6 頁)

(21)出願番号

特願平6-253283

(22)出願日

平成6年(1994)10月19日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 市川 健司

福岡県福岡市博多区博多駅前3丁目22番8

号 富士 通九州デジタル・テクノロジー

株式会社内

(74)代理人 弁理士 小林 隆夫


(54)【発明の名称】 電圧制御発振回路

(57)【要約】

【目的】 発振周波数範囲の広帯域化を図った電圧制御発振回路に関し、発振出力のC/N比を良好に保持しつつ発振周波数を広範囲に変化できる電圧制御発振回路を提供することを目的とする。

【構成】 可変容量素子を含むLC同調回路を備え、該可変容量素子のキャパシタンスを変化させることにより発振周波数を制御するよう構成された電圧制御発振回路において、該LC同調回路のインダクタンス部は、複数のインダクタで構成され、該インダクタの組合せを変えることによりインダクタンスの値が多段階に切り換えられ、また、該LC同調回路のキャパシタンス部にキャパシタンスを追加しうる帯域制御部を備え、該帯域制御部により該キャパシタンス部のキャパシタンスを増減させて発振周波数の帯域が切り換えることを特徴とする電圧制御発振回路。

本発明に係る原理説明図



【特許請求の範囲】

【請求項1】 可変容量素子を含むLC同調回路を備え、該可変容量素子のキャパシタンスを変化させることにより発振周波数を制御するよう構成された電圧制御発振回路において、

該LC同調回路のインダクタンス部は、複数のインダクタで構成され、該インダクタの組合せを変えることによりインダクタンスの値が多段階に切り換えられることを特徴とする電圧制御発振回路。

【請求項2】 可変容量素子を含むLC同調回路を備え、該可変容量素子のキャパシタンスを変化させることにより発振周波数を制御するよう構成された電圧制御発振回路において、

該LC同調回路のキャパシタンス部にキャパシタンスを追加しうる帯域制御部を備え、該帯域制御部により該キャパシタンス部のキャパシタンスを増減させて発振周波数の帯域を切り換えることを特徴とする電圧制御発振回路。

【請求項3】 該帯域制御部は第2の可変容量素子を含んで構成し、該第2の可変容量素子のキャパシタンスを変化させることにより、発振周波数の帯域を変化させる請求項2記載の電圧制御発振回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は発振周波数範囲の広帯域化を図った電圧制御発振回路に関する。

【0002】 情報通信分野では様々な面で機器の小型軽量化と共に周波数の広帯域化が要請されているが、通信機器等で多用される周波数シンセサイザにおける電圧制御発振回路にも同様の要求があり、発振周波数の広帯域化が求められている。

【0003】

【従来の技術】 図6に従来の電圧制御発振回路の例を示す。この電圧制御発振回路はトランジスタ20とキャパシタ21からなる発振部と並列LC同調回路とで構成される。一般に、並列LC同調回路は無線周波など高周波の発振回路における同調回路として用いられ、図6に示すようにインダクタ22とキャパシタ23と可変容量素子24（図では可変容量ダイオード）を並列に接続した基本構成となるのが普通である。この電圧制御発振回路では、発振周波数制御電圧V_cを変化させて並列LC同調回路の可変容量ダイオード24のキャパシタンスを増減させることにより発振周波数の制御を行っている。

【0004】

【発明が解決しようとする課題】 並列LC同調回路では、High C Low L（キャパシタンスの値を高く、インダクタンスの値を低く）の原則がある。これは、並列LC同調回路において、プリント板上のパターンや部品の実装により生じる浮遊容量の影響をできるだけ小さくするために、インダクタンスの値に比べてキャ

パシタンスの値を大きくとるという原則である。この原則を考慮して、並列LC同調回路のキャパシタンスの最低値は浮遊容量を無視できる程度の値にする必要がある。図6の電圧制御発振回路の並列LC同調回路のキャパシタ23はこの最低値を確保するためのものである。したがって、並列LC同調回路のキャパシタンスは固定容量キャパシタの値以下にすることはできず、可変容量ダイオードのキャパシタンスの変化だけで対応できる発振周波数可変範囲には限度があった。

【0005】 また、図6のような電圧制御発振回路の発振周波数可変範囲をできるだけ広くするために、電圧感度、すなわち制御電圧の1Vの変化に対する発振周波数の変化率が高くなるような可変容量ダイオードを選定するという方法がある。しかし、電圧制御発振回路の電圧感度を高くすると、発振周波数の可変範囲が広がる代わりに発振出力のC/N比（搬送波対雑音比）が劣化し、逆に、電圧制御発振回路の電圧感度を低くすると、発振出力のC/N比が良くなる代わりに発振周波数の可変範囲が狭くなるという相反する条件がある。以上述べた問題点により、電圧制御発振回路では発振周波数の広帯域化の要請に応えるのが難しかった。

【0006】 本発明はかかる問題点に鑑みてなされたものであり、発振出力のC/N比を良好に保持しつつ発振周波数を広範囲に変化できる電圧制御発振回路を提供することを目的とする。

【0007】

【課題を解決するための手段および作用】 図1は本発明に係る原理説明図である。上述の課題を解決するために、本発明においては、図1で示されるように、LC同調回路1のキャパシタンス部3は可変容量素子6を含んで構成し、また、LC同調回路のインダクタンス部2は組合せの変更が可能な複数のインダクタ5で構成した電圧制御発振回路が提供される。

【0008】 このように構成することで、発振周波数制御電圧で可変容量素子6のキャパシタンスを変化させると共に、複数のインダクタ5の組合せを変更して合成インダクタンスを多段階に切り換えることにより、電圧制御発振回路の発振周波数を広範囲に変化させることができる。

【0009】 また、この電圧制御発振回路は、LC同調回路1のキャパシタンス部3にキャパシタンスを追加しうる帯域制御部4を更に備えた構成とすることができる。

【0010】 このように構成することで、LC同調回路1のキャパシタンス部3に対してキャパシタを追加または分離して全体のキャパシタンスを増減させることにより、キャパシタンス部3とインダクタンス部2で調整可能な発振周波数の帯域を変更することができる。

【0011】 また、この電圧制御発振回路は、帯域制御部4を第2の可変容量素子8を含んだ構成とすることが

できる。

【0012】すなわち、帯域制御部4が含む第2の可変容量素子8のキャパシタンスを帯域制御電圧で制御して、LC同調回路1全体のキャパシタンスを連続的に増減させることにより、キャパシタンス部3およびインダクタンス部2で調整可能な発振周波数の帯域を連続的に変更することができる。

【0013】なお、図1に示したLC同調回路1の構成は一例である。

【0014】

【実施例】以下、本発明の実施例を図面を参照して説明する。図2～図5に本発明の実施例としての電圧制御発振回路を示す。図2～図5の各電圧制御発振回路の間で対応する部分には同一の記号が付されている。

【0015】以下に説明する各電圧制御発振回路は発振部と並列LC同調回路とで構成される。発振部はトランジスタT1とキャパシタC1で構成され、並列LC同調回路はインダクタンス部とキャパシタンス部との並列接続により構成される。

【0016】図2には本発明の実施例が示される。この電圧制御発振回路の並列LC同調回路において、インダクタンス部は、並列接続された複数個のインダクタL_a～L_nを主要部とし、その他にトランジスタスイッチT_a～T_n、キャパシタC_a～C_n、インダクタL₁を加えて構成される。また、キャパシタンス部は、並列接続された固定容量キャパシタC2と可変容量ダイオードV1を主要部とし、その他にキャパシタC4とインダクタL2を加えて構成される。

【0017】インダクタンス部のインダクタL_a～L_nは、実際には、例えば、導体を空芯またはボビンにスパイラル状に巻いたコイル、プリント基板上に印刷して構成した線状またはスパイラル状の印刷パターン、多層プリント板の各層に渡り形成したコイルなどである。

【0018】インダクタL_a～L_nにはそれぞれトランジスタスイッチT_a～T_nが直列接続され、各トランジスタスイッチはCPU等の制御回路からの制御信号(a)～(n)によりオンオフされる。したがって、インダクタンス部の合計インダクタンスは、トランジスタスイッチがオンになっているインダクタの並列合成インダクタンスである。

【0019】キャパシタC_a～C_nは、トランジスタスイッチがオンの時に流れる高周波電流をアースへ導くためのものである。また、インダクタL₁は、各トランジスタに直流バイアス電圧V_{cc}を印加する電源に高周波電流が流れ込まないようにするためのものである。

【0020】なお、トランジスタスイッチの代わりに他の種類のスイッチを用いても構わない。

【0021】インダクタンス部とキャパシタンス部の間には、インダクタンス部からキャパシタンス部へ直流が流れ込むのを防止するためにキャパシタC3が挿入され

ている。

【0022】キャパシタンス部の固定容量キャパシタC2は回路の浮遊容量の影響を無視できる最低限以上のキャパシタンスを確保するためのものである。可変容量ダイオードV1は印加される発振周波数制御電圧V_cによりキャパシタンスが変化する。キャパシタC4は、発振部からキャパシタンス部へ流れ込む直流を遮断するためのものである。また、インダクタL2は、発振周波数制御電圧V_cの電源に高周波電流が流れ込まないようにするためのものである。キャパシタンス部のキャパシタンスは、主に、固定容量キャパシタC2と可変容量ダイオードV1の並列合成キャパシタンスにより決定する。

【0023】図3には本発明の他の実施例が示される。この電圧制御発振回路は、並列LC同調回路におけるインダクタンス部の構成だけが図2と異なる。インダクタL_nは中間に複数のタップを有するタイプである。このようなインダクタを使用する代わりに直列接続した複数のインダクタの各接続点からタップをとるようにしても構わない。

【0024】各タップとアース間にはトランジスタスイッチT_a～T_nが接続され、各トランジスタスイッチはCPU等の制御回路からの制御信号(a)～(n)によりオンオフされる。トランジスタスイッチがオンの時、対応するタップとアース間がキャパシタC_nを介して高周波的にアースされる。この場合、インダクタL_nの最上位タップ(図ではトランジスタT_nが接続するタップ)から数えて何個目のトランジスタスイッチをオンするかによってインダクタンス部のインダクタンスが決定する。

【0025】インダクタL₁は、各トランジスタに直流バイアス電圧V_{cc}を印加する電源に高周波電流が流れ込まないようにするためのものである。

【0026】図4には本発明のまた他の実施例が示される。この電圧制御発振回路は、図2の電圧制御発振回路に帯域制御部を付加した構成になっている。帯域制御部は、可変容量ダイオードV2とキャパシタC5とインダクタ3とで構成され、LC同調回路のキャパシタンス部に並列に接続される。

【0027】可変容量ダイオードV2は印加される帯域制御電圧V_bによりキャパシタンスが調節される。キャパシタC5は発振部から帯域制御部へ流れ込む直流を遮断するためのものである。また、インダクタL3は帯域制御電圧の電源に高周波電流が流れ込まないようにするためのものである。

【0028】したがって、キャパシタンス部のキャパシタンスは、主に、固定容量キャパシタC2と可変容量ダイオードV1と可変容量ダイオードV2の並列合成キャパシタンスにより決定する。

【0029】図5には本発明のまた他の実施例が示される。この電圧制御発振回路は、図3の電圧制御発振回路

に上記の帯域制御部を付加した構成になっている。

【0030】以上に述べた電圧制御発振回路は、キャパシタンス部の可変容量ダイオードV1のキャパシタンスを発振周波数制御電圧Vcで変化させることにより発振周波数を変化させているが、可変容量ダイオードV1だけでは対応できない周波数の発振を可能にするためにインダクタンス部のインダクタンスも変化させている。そのため、インダクタンス部を設計する際、必要な発振周波数に対して最適なインダクタの値および組合せを決定しておき、運用時に、所望の発振周波数が得られるインダクタの組合せとなるように制御回路からのスイッチ制御信号(a)～(n)でトランジスタスイッチのオンオフを制御している。

【0031】また、図4および図5の電圧制御発振回路は、帯域制御部の可変容量ダイオードV2のキャパシタンスを帯域制御電圧Vbで変化させることにより、発振周波数の更に広範囲な変化を可能にしている。この場合、一つの方法として、帯域制御電圧Vbの値を不連続的に多段階に切り換えることにより発振周波数の帯域選択を行い、キャパシタンス部とインダクタンス部により選択帯域内で発振周波数を変化させるようにすることができる。勿論、帯域制御電圧Vbを連続的に変化させても構わない。また、帯域制御電圧Vbを不連続的に多段階に変化させるのであれば、帯域制御部は複数の固定容量キャパシタの組合せをスイッチで切り換える構成にしてもよい。

【0032】本発明の実施にあたっては上述の実施例の他にも種々の変形形態が可能である。実施例に示した回路構成は一例にすぎず、請求項で規定した構成に当てはまる限り、いかなる構成であっても構わない。

【0033】

【発明の効果】以上、本発明によれば、従来の電圧制御

発振回路に比べて広い周波数範囲にわたり安定な発振を得ることが可能となり、電圧制御発振回路の広帯域化を図ることができる。

【図面の簡単な説明】

【図1】本発明に係る原理説明図である。

【図2】本発明に係る実施例である。

【図3】本発明に係る他の実施例である。

【図4】本発明に係るまた他の実施例である。

【図5】本発明に係るまた他の実施例である。


【図6】従来例を説明するための図である。

【符号の説明】

- 1 並列LC同調回路
- 2 インダクタンス部
- 3 キャパシタンス部
- 4 帯域制御部
- 5 インダクタ
- 6、8 可変容量ダイオード
- 7 固定容量キャパシタ
- 9 発振部
- 20 T1 発振部のトランジスタ
- C1 発振部のキャパシタ
- C2 固定容量キャパシタ
- V1、V2 可変容量ダイオード
- La～Ln インダクタ
- Ta～Tn トランジスタスイッチ
- Ca～Cn 高周波アース用キャパシタ
- C3～C5 直流遮断用キャパシタ
- L1～L3 高周波遮断用インダクタ
- Vc 発振周波数制御電圧
- 30 Vb 帯域制御電圧
- Vcc トランジスタスイッチの直流バイアス電源
- (a)～(n) トランジスタスイッチ制御信号


【図6】

従来例




【図1】

本発明に係る原理説明図




【図2】

実施例



【図4】

また他の実施例



【図3】

他の実施例

